Feb. 22nd, 2017

32bit_me: (Default)
Прочитал руководство A. Waterman и др. "The RISC-V Instruction Set Manual Volume II: Privileged Architecture Version 1.9.1", 89 стр., англ. язык.



Руководство описывает подсистемы привилегий, виртуализации памяти и прерываний процессора Risc V. Во многих аспектах этот процессор отличается от ARMv7 и ARMv8. Описанные уровни добавляют немного команд, и довольно много регистров к описанному в первой части базовому ядру. Но отличительной чертой RISC V является гибкость реализации, и большая часть всех этих расширений необязательна для реализации, и может не присутствовать, в зависимости от результата, который мы хотим получить. Так, если мы хотим сделать ядро без многозадачности, без виртуализации памяти. то нам вообще все эти механизмы не нужны, нужен только контроллер прерываний.
Всего архитектура RISC V может содержать до 4-х уровней привилегий: User, Supervisor, Hypervisor, Machine. При этом: User - уровень прикладной задачи, Supervisor - уровень ОС, Hypervisor - уровень виртуальных машин, Machine - уровень полных привилегий. Опять же, можно не делать все уровни, оставить только User и Machine, например.

Profile

32bit_me: (Default)
32bit_me

April 2017

S M T W T F S
      1
2 34 5678
9101112 1314 15
16171819202122
23242526272829
30      

Most Popular Tags

Style Credit

Expand Cut Tags

No cut tags
Page generated Jul. 27th, 2017 04:41 pm
Powered by Dreamwidth Studios